用 VHDL 编写的库

GAIA3

盖亚处理器。
  • 24

RedPitaya_Acquisition

将红火龙果转化为采集卡。
  • 21

spi-to-axi-bridge

SPI 至 AXI4-lite 桥接器，可轻松将 Airhdl 寄存器组与任何微控制器连接。
  • 21
  • Apache License 2.0

mrisc32-a1

MRISC32 ISA 的流水线、有序、标量 VHDL 实现。
  • 20

VHDL-Guide

VHDL 指南。
  • 20

neorv32-riscof

✔️RISCOF 端口，用于验证 NEORV32 处理器的 RISC-V ISA 兼容性。
  • 19
  • BSD 3-clause "New" or "Revised"

wb_spi_bridge

🌉 透明的 Wishbone 至 SPI 桥，支持就地执行 (XIP)。
  • 19
  • BSD 3-clause "New" or "Revised"

simple-riscv

一个简单的三级 RISC-V CPU。
  • 19
  • MIT

karabas-128

卡拉巴斯-128。 ZX Spectrum 128k 克隆，基于 CPLD Altera EPM7128STC100。
  • 18
  • Do What The F*ck You Want To Public

VHDL6526

  • 18

kvm-ip-zynq

针对 Zynq-7000 SoC 的 KVM over IP 网关。
  • 17
  • MIT

j-core-ice40

适用于ice40 FPGA 的J 核SOC。
  • 17

fpu-sp

系统 verilog 和 vhdl 中的 IEEE 754 浮点库。
  • 17
  • Apache License 2.0

pocket-cnn

用于小型 CNN 的 CNN 到 FPGA 框架，用 VHDL 和 Python 编写。
  • 16
  • Mozilla Public License 2.0

Flo-Posit

使用 FloPoCo 生成的 Posit 算术核心。
  • 14
  • GNU General Public License v3.0 only

vhdl-axis-uart

用 VHDL 编写的 UART 至 AXI Stream 接口。
  • 14
  • MIT

Brutzelkarte_FPGA

VHDL 中的 Brutzelkarte FPGA 描述代码。
  • 13
  • GNU General Public License v3.0 only

vunit_action

VUnit GitHub 操作。
  • 13
  • MIT

rv16poc

16 位 RISC-V 概念证明。
  • 13
  • Apache License 2.0

hVHDL_example_project

一个示例项目，它使用了 hVHDL 库的许多想法和功能，例如定点和浮点数学模块，并具有适用于最常见 FPGA 的构建脚本。
  • 12

ORCA-risc-v

VectorBlox 的 RISC-V。
  • 12
  • GNU General Public License v3.0

riscv-debug-dtm

🐛 JTAG 调试传输模块 (DTM) - 兼容 RISC-V 调试规范..
  • 12
  • BSD 3-clause "New" or "Revised"

apple2fpga

Stephen A. Edwards apple2fpga 到 ULX3S 的端口。
  • 12

hVHDL_fixed_point

高抽象级别可综合数学函数的 VHDL 库，用于乘法、除法和 sin/cos 功能以及 abc 到 dq 变换。
  • 10
  • MIT

neorv32-examples

使用 Quartus II 和 SEGGER Embedded Studio for RISC-V 的 Intel FPGA 板的一些 neorv32 示例。
  • 9

pico-png

PNG 编码器，用 VHDL 实现。
  • 9
  • Mozilla Public License 2.0

hVHDL_floating_point

用于 fpga 综合的高级 VHDL 浮点库。
  • 9
  • MIT

Image-Generator-for-FPGA-Evaluation-Board

设计一个图像生成器来表示街道场景。可用作图像生成器的独立设计或用作车道检测电路的测试模式生成器。
  • 7
  • GNU General Public License v3.0

FPGA-FIR-Filter

有关 FPGA 上的 FIR 滤波器的讲座。
  • 7
  • GNU General Public License v3.0

jcore-j1-ghdl

一个简单的设计，针对 iCE40 up5k，使用 GHDL + Yosys。
  • 7