用 SystemVerilog 编写的库

cheshire

围绕 CVA6 构建的最小的支持 Linux 的 64 位 RISC-V SoC（由pulp-platform 提供）。
  • 44
  • GNU General Public License v3.0

C128_MiSTer

  • 35

wd65c02

各种 6502 CPU 变体的循环精确 FPGA 实现。
  • 23
  • GNU General Public License v3.0 only

verilog-ext

Emacs 的 Verilog 扩展。
  • 23
  • GNU General Public License v3.0 only

DDR4_controller

  • 22
  • Apache License 2.0

mil1553-spi

MIL-STD-1553 <->SPI 桥。
  • 21
  • MIT

cortex-m0-soft-microcontroller

ARM Cortex-M0 的软微控制器实现。
  • 18
  • MIT

Tiny_But_Mighty_I2C_Master_Verilog

I2C 主控 Verilog 模块。
  • 16
  • GNU General Public License v3.0 only

FPGA-Video-Processing

使用针对 Artix-7 FPGA 的高斯 + Sobel 滤波器进行实时视频处理。
  • 15

dnn-engine

具有新颖数据流的 AXI-Stream 通用 DNN 引擎可在 TSMC 65nm GP 上实现 70.7 Gops/mm2，适用于 8 位 VGG16。
  • 15

SVA-AXI4-FVIP

YosysHQ SVA AXI 属性。
  • 14
  • ISC

libsv

一个开源、参数化的 SystemVerilog 数字硬件 IP 库。
  • 13
  • MIT

ndk-app-minimal

基于 FPGA 卡网络开发套件 (NDK) 的最小应用。
  • 13
  • BSD 3-clause "New" or "Revised"

clic

RISC-V 快速中断控制器（由pulp-platform 提供）。
  • 11
  • Apache License 2.0

rggen-sv-rtl

RgGen 的通用 SystemVerilog RTL 模块。
  • 9
  • MIT

mips_cpu

单周期 32 位 MIPS。
  • 9

hardcloud

FPGA 作为 OpenMP 卸载设备..
  • 9
  • Apache License 2.0

risc-v-single-cycle

单周期 Risc-V 32 位 CPU。
  • 8

rp32

CPI=1 的 RISC-V 处理器（每条指令在一个时钟周期内执行）。
  • 6
  • Apache License 2.0

simple10GbaseR

FPGA 低延迟 10GBASE-R PCS。
  • 4
  • MIT

Arithmetic-Circuits

该存储库包含执行算术运算的不同模块。 （加贝德）。
  • 2
  • MIT

v_fplib

Verilog FPU 库。
  • 1
  • GNU General Public License v3.0

picoMIPS

picoMIPS 处理器进行仿射变换。
  • 1
  • MIT

RV32-Apogeo

RISC-V 32 位、7 级、乱序、单一问题推测处理器。核心实现了 B、C 和 M 扩展。 I 和 D 缓存可用。
  • 1
  • MIT

risc-v_pipelined_cpu

具有 5 级流水线的 RISC-V CPU，用 SystemVerilog 编写。
  • 0

FPGAprojects

我在 2019 年做过的 FPGA 项目的 Verilog 代码，包括 5 级流水线 MIPS CPU。
  • 0

TCB

紧耦合总线，低复杂度，高性能系统总线..
  • 0
  • Apache License 2.0

basys3_fpga_sandbox

学习 Systemverilog、测试平台等基础知识。
  • 0

osdr-q10

Orion 锚设计文件、固件和 FPGA 代码。
  • 0